セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト

Warning: Invalid argument supplied for foreach() in /home2/semicon/hosting/spiwww/include/Banner.php on line 78

Warning: array_multisort(): Argument #1 is expected to be an array or a sort flag in /home2/semicon/hosting/spiwww/include/Banner.php on line 81

Warning: Invalid argument supplied for foreach() in /home2/semicon/hosting/spiwww/include/Banner.php on line 85

物理限界に3次元化などで突破するパッケージング技術

|

ムーアの法則とは、「市販のシリコンICチップ上に集積しているトランジスタの集積度は毎年2倍で増えていく」、という経済法則だった。いつの間にか、トランジスタの集積度を上げる手段の一つであった微細化技術の進展=ムーアの法則といわれるようになった。最近、ムーアの法則は、IBMワトソン研究所にいたRobert Dennardが微細化の指針であるスケーリング(比例縮小)則を提案したことから、デナード則と呼ばれる法則と区別するようになった。

しかし、一つのシリコンチップに10億個以上のトランジスタを集積するための微細化寸法は最近は5nmまで縮まり、もはや原子のサイズに近づくようになってきた。このため、MOSトランジスタとしての動作を確保することが難しくなってきた。それでも、さらに微細化を進めてGate All Around(GAA)のようにゲート酸化膜直下の空乏層を全て包み込んでゲートリーク電流を「完封」してしまう構造や、トンネル電流で動作させるT(トンネリング)FETのようにサブスレッショルド電流の傾きをシャープにする新しいトランジスタ構造が提案されている。部分的に化合物半導体を導入して性能を上げる手もある。

とはいえ、どの新手を使っても原子の物理的サイズの限界にはかなわない。また、量子力学的な不確定性原理によって位置と運動量の揺らぎの積は、決してゼロにはならず、h/2(hはPlanck定数)より大きいという物理限界もある。すなわち電子がソースからドレインに走行してもその位置と運動量の揺らつきを正確に制御できなくなるのである。

つまり、物理限界に近づいているため、シリコンチップ表面上にトランジスタ数を増やすことはもはや限界に近い。本来、ムーアの法則は経済原理であって、物理法則ではない。経済的に製造できる2次元ICは限界に近づいているのである。よく知られているようにEUV(Extreme Ultra Violet:軟X線波長の光)の装置価格は150億円と極めて高く、超微細プロセスを使ったICはもはや安価に製造しにくくなっている。かといって、EUVほど高価ではないがArFレーザリソグラフィは1回のパターニング工程で3回も4回もずらしながら露光・現像を繰り返すとなると時間がかかりすぎ、スループットが大きく落ちてしまい、結局高価なものについてしまう。

一方で、デジタルシステムの高集積化の方向は変わらない。エレクトロニクスは民生機器や工業用機器から社会課題の解決に使われるようになってきた。高集積にすればするほど、機能や性能は上がり、システムの消費電力は下がる。AIのニューラルネットワークに必要なニューロン数はまだ極めて少ない。もっと集積度を上げてAIの判断確率を上げよう、という訳だ。このために量子力学的な物理限界に近づかずに集積度を上げる方法を考えよう。

だったら3次元的にシリコンチップを重ねればよい。このような考えは自然に出てくる。MOSトランジスタはすでにFinFETと呼ばれる3次元構造になり、CMOSセンサと画像処理プロセッサはTSV(Through Silicon Via)で接続された3次元ICになっている。DRAMメモリでも入出力のバンド幅を広げるためHBM(High Bandwidth Memory)と呼ばれるDRAMチップを重ねる方式が使われるようになってきた。

ロジックでは、2.5次元と称して、シリコンチップを密に近づけてモジュールの密度を上げる実装方法が出ている。ソフトウエアでプログラムするCPUと、積和演算を行うGPU、さらに自由に専用回路をプログラムできるFPGAの三つがあれば、かなり自由なシステムを設計できる。仕様が絶えず変わる場合にはソフトウエアで処理し、仕様が固まればハードウエア回路で処理する。2次元でモノリシックなシリコンチップでは平面にサイズの制限があるが、2.5次元モジュールではそれがなく自由度が高まる。

これまで1枚のシリコンチップに多数の回路を書き込んできたが、無理に微細化して多数のトランジスタを詰め込むのではなく、合理的な価格で可能な微細化技術(28nm、40nmあるいは65nm)でチップを作ったり、その一部のIP回路をチップ化したりするチップレットという考え方が出てきた。チップレットを実装する場合もできるだけ低コストで作製する方法や、性能はHBM2とFPGAで高めるなどの考え方も出てきた。

また、次の半導体の応用として5G通信ではミリ波技術が登場する。ミリ波とは、30GHz以上の周波数の電磁波のことで、波長が10mm以下に短縮する。となると、波長に比例するアンテナの長さは、ぐんと短くなり、30GHzでも1/4波長でわずか2.5mmになる。こうなると半導体パッケージにアンテナを設けることができるようになる。RF回路とアンテナ回路が一つのパッケージに収まる。

こういったことから、半導体パッケージ技術がICの価値を高める方向へと向かい始めている。そこで、セミコンポータルでは、最新の半導体パッケージ技術について紹介するセミナーSPIフォーラム「AI、5Gの新時代に対応する新半導体パッケージ技術」を11月27日13:30から開催する。ここでは、最新の半導体パッケージ技術について実装関係者あるいはパッケージ技術関係者の方々からお話を聞くことができる。セミコンポータル会員も会員ではない人も聞くことができるオープンな場となる。質疑応答が楽しみである。

(2019/11/06)

月別アーカイブ