プロセス

プロセスノード2nm以降の次世代半導体チップ製造に欠かせない、計算機リソグラフィ（Computational Lithography）のエコシステムをTSMCとNvidia、ASML、Synopsysが設立した。3nmノードの実チップ上での最小寸法が13nm台までやってきて、波長13.5nmのEUVリソでもOPC（光近接効果補正）の導入が欠かせなくなってきた。計算機リソはそのための技術である。 [→続きを読む]

半導体工場の脱炭素化が求められるようになってきたが、ベルギーの研究開発会社であるimecは、リソグラフィとエッチング工程における環境負荷を定量的に評価するシミュレーションを発表した。半導体プロセスの環境評価によりCO2削減への対策を打つことができる。まずはリソとエッチング工程でEUVの優位性が示された。 [→続きを読む]

米中西部にある12の大学・研究所がネットワークを組み、半導体人材を育成するという計画を発表した。Intelがオハイオ州に200億円を投資してメガファブを作る計画は1月に発表（参考資料1）、7月には米国のファウンドリSkyWaterがインディアナ州のパデュー大学構内に半導体工場を作ることを決めた（参考資料2)。米中西部が半導体で盛り上がっている。 [→続きを読む]

半導体製造が弱体化していた米国でファウンドリビジネスが前向きに動き出した。Intelのファウンドリ部門が台湾MediTekにファウンドリサービスを提供することで合意した。米ミネソタ州のSkyWater Technologyがインディアナ州、Purdue（パデュー）大学と共同で半導体製造工場を建設する。GlobalFoundriesはSTMicroelectronicsと共同でFD-SOI新工場をクロルに設立することで合意した。 [→続きを読む]

IBM Researchは、東京エレクトロンとパートナーシップを結び、米ニューヨーク州のアルバニーにおいて共同で300mmウェーハ同士を接着するための3D-ICスタック技術を開発したとブログで明らかにした。3D-ICは、TSV（through silicon via）技術で2枚以上のウェーハ同士を接続して3次元的に集積する技術。薄いウェーハを容易に取り扱えるようにした。 [→続きを読む]

今年のVLSI Symposiumはこれまでのテクノロジーと回路を分けずに1本化することが決まった。半導体チップの微細化や複雑さから、プロセスと回路技術を分離することが難しくなり、新しい技術への対応が必要になってきたためだ。しかも昨年一昨年のオンラインから、リアルとのハイブリッドで開催される。 [→続きを読む]

200mmシリコンウェーハを使う半導体プロセス工場の生産能力が、2024年には2020年比で21%増となる月産690万枚と伸びていきそうだ。このような見通しを発表したのはSEMIであり、その「200mmFab Outlook Report」で公表した。 [→続きを読む]

2021年12月11日（土）のチュートリアルから始まるIEEE主催IEDM（International Electron Device Meeting）の講演概要が固まった。基調講演は12月13日（月）午前中の3件で、各Samsung、Facebook、IBMから発表される。開催はいつものサンフランシスコのヒルトンホテルだが、オンラインとのハイブリッドである。 [→続きを読む]

SPI会員限定Free Webinar：ウェブだけではお伝えしきれないような重要なニュースを分析し、一つのテーマをウェビナーでより深堀していきます。 [→続きを読む]

ドイツInfineon Technologiesがオーストリアのフィラハに建設していた300mm完全自動化の新工場を稼働させた（図1）。9月17日（同日日本時間20時30分）にオープニングセレモニーを開催、セレモニーの最後に、クリーンルームから完成ウェーハを持ち出して駆け付けるというデモまで披露した（参考資料1）。300mmの薄いウェーハを生産するが、2022〜23年のEVや再生可能エネルギー需要拡大を予想して建設した。 [→続きを読む]