XMOS Semiconductor社と同様、ブリストルに本拠を構えるIcera社も有望なファブレスベンチャー企業として注目されている。実は、最初の90nmプロセスで出荷したチップを日本のセイコーインスツル（SII）に納め、そのチップを使った3G通信モジュールをSIIがソフトバンクへ納めており、実績が出てきている。

Icera社には、XMOS社におけるDavid May氏のようなスーパースターはいないが、創立者でありCEOのStan Boland氏は米ファブレス大手のBroadcom社をやめてIceraを設立した。同じく、創立者のひとりでシリコン技術担当の副社長のSimon KnowlesもBroadcomに買収される前のElement 14社の創立者の一人であり副社長を務めていた。BroadcomでもFirePath DSPプロセッサの開発リーダーであった。Icera社のコア製品である3G通信モジュール向けチップの開発リーダーであるCTOのSteve Allpress氏もBroadcomでGSM/EDGE用IPを開発していた経験があり、直近ではToshiba Research LaboratoriesでChief Research Fellowを務めていた。

有線、無線を問わず通信チップのファブレスの雄、Broadcom出身者の多い技術者集団の企業が2002年創立のIcera社である。在籍中のスタッフ210名のうち、80%がエンジニアだという。ブリストル本社では本社機能とR&Dセンター、マーケティングなどを行い、ケンブリッジオフィスでプロトコルスタックなどの開発を行う。ブリストルでのR&D機能は、シリコンの物理層やアルゴリズム、スタンダードなどを検討する。

Icera 社のコアコンピタンスは、通信用ベースバンド機能をソフトウエアだけで行う、いわゆるソフトウエア無線チップを設計できることである。ソフトウエアだけでベースバンド機能を実現するため、通信規格が変わっても即座に対応できる。特に、3GのW-CDMAから3.5GのHSPA（high speed packet access）あるいは3.9GのLTE（long term evolution）へと変わりつつある今、ハードウエアでモデムチップを設計しようとすると1~2年かかる。しかもWiMAXでさえ、進化しつつある。こういった通信規格にハードウエアでいちいち対応していたのでは市場に出せるビジネス機会を失ってしまう。ソフトウエアなら、プログラムを変えるだけだから数日で変更できる。

しかし、これまでのソフトウエア無線チップはサイズが大きいため、価格は高いという欠点があった。Iceraのソフトウエア無線チップは、競合のソフトウエア無線チップよりも1/4と小さい。しかも、ハードウエアのHSPA競合のチップと比べても半分と小さい。

そこで、Icera社は通信専用のソフトウエア無線プロセッサを開発した。Deep eXecution Processor（DXP）と呼ぶ通信専用プロセッサは、DSPやハードウエア回路ではなく、マイクロプロセッサ方式でしかも、通信でよく使うモデム機能をソフトウエアでフルに効率良く実行できるように設計している。このため、物理層からプロトコルスタック、RTOS、コーディング、ドライバなどをすべてソフトウエアだけで実行できる。ハードウエアのアクセラレーションブロックや別チップのプロトコルスタックプロセッサなどは要らない。このため、従来のASIC的な手法で設計するチップよりもずっと短い開発期間で実現できる。「プログラムの修正などは簡単にできる上に、コーディング、デコーディング、イコライゼーション、コリレーションなど通信でよく使うアセンブラルーチンを極めて効率的に最適化を図っている」と同社CTOのSteve Allpress氏（写真3）は言う。

2006年に最初に出荷したチップICE8020は90nmプロセスを使っており、性能はHSDPAが3.6Mbps、アップリンクのHSUPAは1.4Mbpsであった。最近シリコンが出てきた65nmプロセスの3G通信モジュール用チップICE8040はダウンリンク7.2Mbps、アップリンク5.8Mbpsと性能アップする。2月中旬、スペインのバルセロナで発表されたこのチップの消費電流は平均0.75mAと少ない。

消費電流を下げるため、同社はデューティ比の考えを取り入れ、デューティサイクル2.56秒のうち、20ms以内に50mAから280mAという大電流までの送受信データをやり取りする。休止時の消費電流は0.15mAと小さいため、デューティ全体にわたる平均電流は0.75mAとなる。

最新のICE8040の外形寸法は、TBGAパッケージで10.5mm角。このLSIは、アナログチップとデジタルチップを重ねあわせて実装しSiP（system in package）パッケージに収容している。また、12mm角のPoP（package on package）実装もある。

ユーザーごとにチップの仕様を微妙に変えるためのレファレンスデザインボード（写真4）も販売している。ESPRESSOと呼ばれる開発レファレンスデザインボードには、ベースバンドのほかにシリコンRFやGPSチップも搭載している。このまま使うこともできるし、ユーザーによって機能を追加したり、削減したり、仕様を変えたりすることがソフトウエアで簡単にできる。このため、ユーザーは開発期間の短縮ができる。可能なベースバンド処理は、EDGE/WCDMA/HSDPA/HSUPA/LTEであり、4Gまでシームレスに開発できる。

今年、USBベースのリファレンスデザインEspressoは3種類、手に入るようにする。Espresso 200は、USBスティックタイプで、90nmプロセスで作ったICE8020チップに8145PMIC＋RF＋メモリの構成である。PMICはパワーマネジメントIC。
Espresso 300は65nmのICE8040をベースに、ICE8045＋PMIC＋RF＋メモリーの構成でUSBベース開発プラットフォームである。Espresso350はミニPCIexpressタイプで、65nmのICE8040をベースに、スタックトパッケージで実装する。1Q09に出荷する予定で、消費電力は30~40mW、実装した大きさは30mm x 20mmを予定している。いずれも、RFIC以外はPoPにスタックしている。

次のマルチモードLTEロードマップでは、Arpeggioというリファレンスデザインを2009年初めには出す予定だが、チップのデザインルールは45nm。チップを搭載した通信モジュールの外形寸法はこれまでの中でもっとも小さくなる。今、適切なパッケージを探しているところである。プロセスはすべて台湾のTSMCに依頼している。