先端パッケージング技術がいま注目されている。TSMCやIntel、AMDなどプロセスの先端を行く半導体企業が特に熱心だ。モノリシック手法では、微細化が限界に近づきつつあるからだ。チップレットや3D-ICなどを一つのサブストレート上に集積すれば、面積を気にすることなく高集積化が可能になる。

ムーアの法則はあくまでも、一つの市販IC製品に集積されるトランジスタ数が毎年倍増する、ことであり、モノリシックにシリコンウェーハ上に集積しようが、パッケージ内に集積しようが、規定していない。Intelがムーアの法則が続くと言っているのは、あくまでもパッケージに入った半導体トランジスタ数は増加していくことを指している。

そのスピードは毎年の倍増から18〜24カ月ごとの倍増へと変わったが、集積されるトランジスタ数が増えていく傾向はこれからも変わらない。システムは、トランジスタやロジック、メモリなどをより近づければ近づけるほど性能が上がり消費電力が下がるからだ。この事実が揺らがない限り、ムーアの法則は続くと考えてよい。

ただ、モノリシックにシリコンチップ上に集積度を上げることは少しずつ難しくなっている。微細化が鈍り、さらにチップ（ダイ）を大きくできない限界があるからだ。統計的にチップを大きくすればするほど歩留まりは確実に低下するため、モノリシックでのレチクルサイズに限界を設けている。

しかし、パッケージのサブストレートにチップレットやチップを集積する場合は、その限界を考える必要はまだない。それも液晶で使ってきた大きな基板を扱う生産ラインをパッケージ技術に使えるようになってきている。いわゆるパネルサイズパッケージ技術だ。ウェーハからダイシングしてチップをガラスや有機基板上に載せて扱う。

TSMCは、同じプロセスノードの技術を使ったチップやチップレットを使う先端パッケージング技術では、集積度をモノリシック手法よりも5〜10倍上げることができると述べている。

だからといってモノリシックはもうダメかという訳ではない。現在最小の実寸法はASMLによれば10nmである（参考資料1）。さらなる微細化にはNA0.75のHyper-NA EUV装置や自由電子レーザーなどの提案はある。モノリシック技術の魅力は何といっても低コスト化。1枚のウェーハで大量のチップを製造できるからだ。

先端パッケージ技術はモノリシック手法と比べ、比較的手軽にできそうという気がする。このため日本のメーカーも関心が極めて高いようだ。その分競争は、かなり激しい。米国やシンガポールではすでに先端パッケージング技術のファウンドリのスタートアップが事業を始めている。米国のスタートアップNHanced Semiconductor社はすでにハイブリッドボンディング装置を搬入（参考資料2）、シンガポールのSilicon Box社はイタリア工場の設立にも動いている。日本企業も早く動かなければ脱落してしまう危険がある。

セミコンポータルでは、先端パッケージ技術のセミナーSPIフォーラム「チップレット、先端パッケージ技術とその未来」を6月26日（水）にオンラインで開催する。セミナーはオープンで、セミコンポータルの会員以外でもどなたでも参加できる。

参考資料
1. 「High-NAのEUVリソグラフィ装置の次となるか、Hyper-NAのEUV開発計画」、セミコンポータル、(2024/06/13)
2. 「先端パッケージファウンドリの米NHanced社、最新ハイブリッドボンダー設置」、セミコンポータル、(2024/05/31)